

SCALE-iDriver SID1181KQ

ブロッキング電圧 600 V/650 V/750 V の強化絶縁に対応した最大
8 A の車載アプリケーション用シングルチャンネル IGBT/MOSFET
ゲートドライバ

製品ハイライト

高集積化、コンパクトな実装

- ターンオン・オフドライブが独立し、8 A までのドライブ電流に対応
- 一次側-二次側間の安全な絶縁を実現する内蔵 FluxLink™ 技術
- レールツーレールの安定出力電圧
- 二次側への供給電圧は一電源にて対応
- 600 V/650 V/750 V の IGBT スイッチ及び MOSFET スイッチに最適
- 最大 75 kHz のスイッチング周波数
- 260 ns の伝搬遅延時間
- ± 5 ns の伝搬遅延ジッター
- -40 °C ~ 125 °C の動作周囲温度
- 優れたコモンモード過渡耐性
- 9.5 mm の浴面及び空間距離を実現する eSOP パッケージ

優れた保護/安全性

- 一次側及び二次側の低電圧ロックアウト (UVLO) と異常フィードバック信号出力
- V_{CESAT} モニタリングと異常フィードバックを使用した短絡保護
- アドバンスト ソフト シャット ダウン (ASSD)

安全規格及び規制に完全に準拠

- 生産ラインでの 100% 部分放電試験
- 6 kV RMS (1 秒) HIPOT 試験に 100% 対応
- 強化絶縁: VDE 0884-10 認定出願中
- AEC-Q100 認定 (車載グレード レベル 1)

グリーン パッケージ

- ハロゲン化合物不使用、RoHS 指令適合

用途

- 電気自動車のパワートレイン
- 電気自動車のオンボード チャージャー、充電器ステーション
- 高い信頼性のドライバ及びインバータ

概要

SID1181KQ は、eSOP パッケージのシングル チャンネル IGBT 及び MOSFET ドライバです。強化絶縁は、Power Integrations の革新的で堅牢な絶縁技術である FluxLink 技術によって実現されます。8 A のピーク出力ドライブ電流により、アクティブ部品を追加せずに最大 600 A (typ.) までの IGBT 及び MOSFET を駆動できます。SID1181KQ 単独で駆動できるドライブ容量を超える場合は、外部アンプ (ブースター) を追加することもできます。ゲート制御のための安定した正負の電圧は、一つの単一出力電源によって供給されます。

アドバンスト ソフト シャット ダウン (ASSD) を含む短絡保護 (DESAT)、一次側及び二次側のための低電圧ロックアウト (UVLO)、温度及びプロセス補正された出力インピーダンスを有するレールツーレール出力などの追加機能により、過酷な状況においても安全な動作が保証されます。

コントローラ (PWM と異常) 信号は 5 V の CMOS ロジックと互換性があり、外部の抵抗分割回路で調整することで、15 V レベルを使用することも可能です。

製品ポートフォリオ

製品 ¹	ピーク出力ドライブ電流
SID1181KQ	8.0 A

テーブル 1. SCALE-iDriver ポートフォリオ。

注:

1. パッケージ: eSOP-R16B。



図 2. eSOP-R16B パッケージ。





図 1. 標準的なアプリケーション回路図



PI-7654-092216

図 3. 機能ブロック図

ピン機能の説明

VCC ピン (ピン 1):

このピンは、一次側供給電圧の接続ポイントです。

GND ピン (ピン 3-6):

このピンは、一次側グラウンド電位用の接続ポイントです。すべての一次側電圧がこのピンを基準とします。

IN ピン (ピン 7):

このピンは、ロジック コマンド信号用の入力です。

SO ピン (ピン 8):

このピンは、ロジック異常信号 (オープン ドレイン) 用の出力です。

NC ピン (ピン 9):

このピンは未接続とします。はんだ付けには最小サイズの PCB パッドが必要です。

VEE ピン (ピン 10):

出力供給電圧のコモン (IGBT エミッタ/MOSFET ソース) です。

VCE ピン (ピン 11):

このピンは、不飽和 (過電流) 状態をモニタするための接続ポイントです。

VGXX ピン (ピン 12):

このピンは、ブートストラップ及び充電回路の供給電圧電源です。

GH ピン (ピン 13):

このピンは、ドライバのターンオン時のゲート出力です。

VISO ピン (ピン 14):


このピンは、二次側のプラス供給電圧用の入力です。

COM ピン (ピン 15):

このピンは、二次側の基準電位と接続します。

GL ピン (ピン 16):

このピンは、ドライバのターンオフ時のゲート出力です。



PI-7648-041415

図 4. ピン配置図

SCALE-iDriver の機能の説明

シングルチャンネルのSCALE-iDriver™ファミリーは、IGBTとMOSFET、あるいは750Vまでのブロッキング電圧を持つその他のパワーデバイスを駆動するように設計されており、マイクロコントローラとパワー半導体スイッチ間の強化絶縁を実現します。INピン経由で入力されたロジック信号(PWM)と、VCCピン経由で供給された一次側供給電圧は、どちらもGNDピンに対する入力です。パワーデバイスとSCALE-iDriverの動作状態は、SOピン経由でモニタされます。

PMWコマンド信号は、FluxLink絶縁技術を使用して一次側(IN)から二次側に転送されます。GHピンは正のゲート電圧出力端子で、ターンオンの間にデバイスのゲートを充電します。GLピンは負のゲート電圧出力端子で、ターンオフの間にデバイスのゲートを放電します。

VCEピン経由でモニタする不飽和状態を検出することにより、短絡保護が実施されます。SCALE-iDriverが短絡を検出すると、アドバンスドソフトシャットダウン(ASSD)技術を使用してデバイスのターンオフプロセスがアクティブになります。

電源

SID1181KQは、2つの電源を必要とします。1つは一次側(V_{VCC})で、これは一次側のロジックと二次側(絶縁)側との通信に電源を供給します。二次側のための供給電圧がもう1つ必要で、VISOピンとCOMピン間に V_{TOT} を供給します。 V_{TOT} は一次側から絶縁され、少なくともSCALE-iDriverと同様の絶縁性能を実現する必要があります。 V_{TOT} は、一次側または他のすべての二次側に対して容量性カップリングを小さくする必要があります。正のゲートソース電圧は、VISOから電源供給され、内部でVEEに対して15V(typ.)に生成・安定化されます。負のゲートソース電圧は、COMに対してVEEによって供給されます。VEEピンは電流の供給容量が限られているため、他の追加の負荷がある場合は、VISOピンとCOMピンの間に接続する必要があります。VISOピンとVEEピン間、あるいはVEEピンとCOMピン間に負荷を追加することはできません。

入力とロジック異常(一次側)

入力(IN)と出力(SO)のロジックは、5VCMOSロジックを使用するマイクロコントローラで直接動作するように設計されています。コントローラとSCALE-iDriverの物理的な距離が長かったり、レベルシフトが必要な場合は、図5に示す抵抗分割回路やシュミットトリガIC(図13及び図14)を使用できます。どちらのソリューションもロジックレベルを必要に応じて調整でき、ドライバのノイズ耐性を向上させることもできます。

ゲートドライバのコマンドは、 $t_{P(LH)}$ 及び $t_{P(HL)}$ の伝搬遅延を伴い、INピンからGH及びGLピンに転送されます。

通常動作時に何も異常が検出されなかった場合、SOピンは高インピーダンス状態(オープン)に維持されます。異常時はSOピンがGNDに接続され、何らかの異常が検出されます。 V_{VCC} の電圧(一次側)が $UVLO_{VCC}$ よりも低い間はSOピンはLoレベルのままになり、伝搬遅延は無視できる範囲になります。不飽和が検出された(短絡が発生した)場合、または(二次側の)供給電圧の V_{VISO} と V_{VEE} が $UVLO_{VISO}$ と $UVLO_{VEE}$ を下回った場合、SOのステータスが遅延時間 t_{FAULT} 後に変化し、 t_{SO} の期間、Loレベルを維持します。障害の発生時には、ドライバはオフ状態となります(GLピンがCOMに接続されます)。 t_{SO} の期間中、INピンからのコマンド信号の伝達は無視されます。ドライバがオン状態になる前に、新しいターンオンコマンドが必要です。

SOピンの電流は I_{SO} として規定され、低レベル状態の期間の電圧は $V_{SO(FAULT)}$ として規定されます。

出力(二次側)

駆動されるパワーデバイスのゲートは、2つの異なる抵抗値を使用し、SCALE-iDriverのGHピン及びGLピンに接続します。ターンオンゲート抵抗 R_{GH} はGHピンに接続され、ターンオフゲート抵抗 R_{GOFF} はGLピンに接続されます。この両方のゲート抵抗が同じ値の場合、GLピンとGH




図5. スレッシュホールド電圧 V_{IN+LT} 及び V_{IN+HT} の上昇時
(INロジックレベルが15Vの場合、 $R_1 = 3.3\text{ k}\Omega$ 及び $R_2 = 1\text{ k}\Omega$)

ピンを互いに接続することができます。注: SCALE-iDriverのデータシートにより、 R_{GH} 及び R_{GL} の値は、対応するピンGH及びGLに接続される抵抗の合計値として定義されます。ほとんどのパワーデバイスのデータシートには、デバイス内部のゲート抵抗 R_{GINT} が指定されていることに、注意してください。 R_{GINT} に加え、外部抵抗 R_{GON} 及び R_{GOFF} を指定してアプリケーション要件に対するゲート電流レベルを設定します。その結果、図9及び図10に示す通り、 R_{GH} は R_{GON} と R_{GINT} の合計になります。外部のゲート抵抗における消費電力とピーク電流については、十分なマージンが必要となります。

SID1181KQのGHピン出力の電流源(I_{GH})は、ターンオン時に7.3Aまで供給することができ、GLピン出力の電流源(I_{GL})は、ターンオフ時に8.0Aまでを吸い込むことができます。SCALE-iDriverの内部抵抗は、それぞれ R_{GHT} 及び R_{GLL} として説明されています。SCALE-iDriverファミリーのゲート抵抗がより高いピーク電流を流そうとすると、ピーク電流は安全な値に内部で制限されます。図6及び図7を参照してください。図8は、一定のゲート抵抗、負荷容量、レイアウト設計時における、二次側の合計供給電圧に対するピーク電流値を示しています。




図6. ターンオンのピーク出力電流(ソース)対周囲温度
条件: $V_{VCC} = 5\text{ V}$, $V_{TOT} = 25\text{ V}$, $f_s = 20\text{ kHz}$, デューティサイクル= 50%。




図 7. ターンオフのピーク出力電流 (シンク) 対 周囲温度
条件: $V_{VCC} = 5\text{ V}$, $V_{TOT} = 25\text{ V}$, $f_s = 20\text{ kHz}$, デューティ サイクル = 50%




図 8. ターンオンとターンオフのピーク出力電流 対 二次側の合計供給電圧 (V_{TOT}) 条件: $V_{VCC} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$, $R_{GH} = 4\text{ }\Omega$, $R_{GL} = 3.4\text{ }\Omega$, $C_{LOAD} = 100\text{ nF}$, $f_s = 1\text{ kHz}$, Duty Cycle = 50%

短絡保護

SCALE-iDriver は半導体の不飽和効果を使用して短絡を検出し、アドバンスドソフト シャット ダウン (ASSD) 技術を採用することによりデバイスを破壊から保護します。不飽和は、2つの異なる回路であるダイオード センス回路 D_{VCE} (図 10) または抵抗 R_{VCEX} (図 9) のいずれかを使用して検出できます。非常に安定した V_{VISO} 、及びデバイスのゲートと VISO ピン間に接続されたショットキー ダイオード (D_{STO}) により、短絡時の電流を安全な値に制限することができます。

オフ状態の期間中、VCE ピンは内部で COM ピンに接続され、 C_{RES} は放電されます (図 11 の赤い曲線は、VCE ピン特性を示しています)。パワーデバイスがターンオンすると、コレクター-エミッタ間電圧 (V_{CE}) は オフ状態の DC リンク電圧から標準的なオン状態の低電圧レベルに低下し (図 11 の青い曲線を参照)、 C_{RES} は V_{CE} の飽和レベル ($V_{CE\text{SAT}}$) まで充電されます。 C_{RES} の充電時間は、 R_{VCEX} (図 9)、DC リンク電圧、 C_{RES} と R_{VCE} の値によって異なります。オン状態の期間の V_{CE} 電圧は、継続的にモニタされ、基準電圧の V_{DES} と比較されます。 V_{DES} のレベルは IGBT アプリケーション向けに最適化されています。 $V_{CE} > V_{DES}$ (図 11 の赤い丸印) になるとすぐに、ドライバはコレクタ電流の傾きを制御しながらパワーデバイスをオフ状態に移行させ、 V_{CE} の過電圧を最大コレクター-エミッタ間電圧 (V_{CES}) 未満に抑制します。この期間と t_{SO} の期間のターンオン コマンドは無視され、SO ピンは GND に接続されます。

応答時間 t_{RES} は C_{RES} 充電時間であり、アクティブな状態の V_{CE} と上昇する VCE ピンの電圧間の遅延を示します (図 11 を参照)。デバイスのターンオン期間中の誤動作を避けるために、応答時間は十分に長くする必要があります。 R_{RES} と C_{RES} の値 (図 10)、または R_{VCE} と C_{RES} の値 (図 9) を調整する必要があります。ただし、デバイスメーカーによって許容される期間よりも長くしてはいけません。

安全な起動と停止

ドライバの起動と停止の期間中に、予期しない入力状態や出力状態が発生することがあります。このような状態を避けるために、起動時と停止時は、IN ピンを Lo レベルに維持することを推奨します。VCC、VISO、VEE、VGXX




図 9. 抵抗回路 R_{VCEX} を使用した短絡の保護

ピンに関連するものの供給電圧も、それぞれに対応するセラミックコンデンサ C_1 、 C_{S1X} 、 C_{S2X} 、 C_{GXX} を使用して安定化される必要があります (図 13 及び図 14 を参照)。それぞれの供給電圧が定常値に到達した後、遅延時間 t_{START} が経過するとドライバが動作を始めます。

ショートパルス動作

IN ピンに入力されたコマンド信号が、最小パルス時間 $t_{GE(MIN)}$ より短いと、SCALE-iDriver の GH 及び GL ピンの出力信号は $t_{GE(MIN)}$ の値まで拡張されます。 $t_{GE(MIN)}$ より長くは拡張されません。




図 10. ダイオード D_{VCE} を使用した短絡の保護

アドバンスドソフトシャットダウン (ASSD)

この機能は短絡が検出されると有効となります。この機能は、ターンオン状態を終了し、電流の傾きを制限して V_{CE} の過電圧を瞬時に V_{CES} 未満に抑えることで、パワーデバイスを破壊から保護します。この機能は特に、IGBT




図 11. 抵抗回路 R_{VCE} を使用した短絡の保護

アプリケーションに最適です。 V_{GE} が IGBT のゲート スレッシュホールドよりも落ち込むと、コレクター電流はほとんどゼロまで減衰し、残りのゲート電荷がなくなり、短絡保護動作が終了します。短絡電流の検出から安全にスイッチオフするまでの時間は、10 μ s より小さくなります。

応用例と部品の選択

図 12 及び図 13 は、SCALE-iDriver の設計に使用される回路図と標準的な部品を示しています。どちらの場合においても、一次側供給電圧 (V_{VCC}) は、VCC ピンと GND ピンの間に接続され、電源バイパス セラミック コンデンサ C_1 (通常 4.7 μ F) を使用します。コマンド信号の電圧レベルが IN ピンの定格電圧 (この例では 15 V) よりも高い場合は、抵抗分圧する必要があります。入力信号のフィルタを行うには、コンデンサ C_f 及びシュミットトリガ IC₁ を追加します。SO ピン出力は 5 V ロジックです。I_{SO} 電流の絶対最大定格を超過しないように R_{SO} を接続します。

二次側の絶縁電源 (V_{TOT}) は VISO と COM の間に接続されます。プラスの電圧 (V_{VISO}) には、並列に接続された 4.7 μ F のセラミック コンデンサ C_{S21} 及び C_{S22} を使用します。マイナスの電圧 (V_{VEE}) は同様に、コンデンサ C_{S11}

及び C_{S12} を使用します。ゲート電荷は、駆動されるパワーデバイスの種類に応じて異なります。通常 $C_{S11} + C_{S12}$ は、パワーデバイスのゲート電荷の合計 (Q_{GATE}) を 1 μ C で割り、少なくともそれに 3 μ F を掛けた値となります。10 nF のコンデンサ C_{GXX} は GH ピンと VGXX ピンの間に接続されます。

パワーデバイスのゲートは、抵抗 R_{GON} を経由して GH ピンに接続され、 R_{GOFF} を経由して GL ピンに接続されます。 R_{GON} の値が R_{GOFF} と同じである場合は、GH ピンを GL ピンに接続でき、共通のゲート抵抗をゲートに接続できます。いずれの場合も、ゲート抵抗の消費電力と温度特性を適切に考慮する必要があります。

短絡時のゲート電圧の安定化とコレクタ電流の制限を確実にを行うには、ゲートをショットキー ダイオード D_{STO} (例: PMEG4010) 経由で VISO ピンに接続します。




図 13. 不飽和(短絡)状態の検出に抵抗回路を使用する SCALE-iDriver の応用例




図 12. 不飽和(短絡)状態の検出にダイオードを使用する SCALE-iDriver の応用例

システムのパワーオン中に、デバイスの寄生容量による誤動作を避けるためには、22 kΩ の抵抗をゲートと COM 間に接続します。

図 13 は、抵抗 $R_{VCE2} - R_{VCE1}$ を使用した不飽和(短絡)状態の検出回路を示しています。この例では、全ての抵抗を 1206 パッケージの 100 kΩ にしています。抵抗の合計値は 1 MΩ です。DC リンクの最大電圧における電流を 0.6 mA から 0.8 mA に制限するために、抵抗を選択する必要があります。 $R_{VCE2} - R_{VCE1}$ の合計値は、600 V の半導体に対してはおよそ 500 kΩ です。どのような場合も、デバイスのコレクタと SCALE-iDriver 間で、直列接続する抵抗の沿面距離と空間距離を適切に維持することが必要です。低リーク電流タイプのダイオード D_{CL} は、DC リンクの電圧範囲が広範囲な場合でも、短絡時間を一定に維持します。

応答時間は R_{VCE} と C_{RES} を使用して設定されます (通常は、120 kΩ)。短絡検出の感度が高すぎる場合は、 C_{RES} の値を上げることができます。短絡の最大期間は、デバイスのデータシートに指定される最大値に制限してください。

図 12 は、ダイオード D_{VCE1} 及び D_{VCE2} を使用した不飽和(短絡)状態の検出回路を示しています。耐圧に対しては、2 つ以上の SMD ダイオードを使用します (例: STTH212U)。 R_{RES} を VISO に接続することにより、デバイスがオン状態の時にダイオードを通過する電流が保証されます。デバイスが不飽和(短絡)状態で動作する場合、 R_{RES} を通じて C_{RES} への充電が開始されます。この構成では、応答時間は R_{RES} と C_{RES} が制御します。この応用例では、 $C_{RES} = 33$ pF で、 $R_{RES} = 62$ kΩ です。不飽和(短絡)検出の感度が高すぎる、または短絡の期間が長すぎる場合は、 C_{RES} と R_{RES} の両方で調整できます。

PCB パターンが不飽和(短絡)状態検出抵抗、またはダイオード D_{VCE1} 及び D_{VCE2} の直下の領域に重ならないようにすることが重要です。これは、SCALE-iDriver の VCE ピンとの容量結合及び絶縁問題を避けるための重要な設計要件です。

ゲート抵抗は、パワーデバイスの近傍に配置します。これらの部品は発熱するため、SCALE-iDriver から離れた場所に配置することをお勧めします。

消費電力と IC ジャンクション温度の予測

パワーデバイスのゲートドライバの設計における最初の計算は、必要なゲート電源である P_{DRV} を計算することです。電源は方程式 1 に基づいて計算します。

$$P_{DRV} = Q_{GATE} \times f_s \times V_{TOT} \quad (1)$$

ここで、

Q_{GATE} - パワーデバイスの制御に必要なゲート電荷です (V_{TOT} で定義される特定のゲート電位範囲に対する値)。半導体メーカーのデータシートを参照してください。

f_s - SCALE-iDriver の IN ピンに適用されるスイッチング周波数。

V_{TOT} - SCALE-iDriver の二次側供給電圧。

P_{DRV} に加え、 P_p (一次側の IC 消費電力) 及び P_{SNL} (容量負荷を持たない二次側の IC 消費電力) を考慮する必要があります。これらは共に周囲温度とスイッチング周波数に依存します (標準性能特性を参照)。

$$P_p = V_{VCC} \times I_{VCC} \quad (2)$$

$$P_{SNL} = V_{TOT} \times I_{VISO} \quad (3)$$

IC の動作中、 P_{DRV} は、外部のターンオンゲート抵抗 (R_{GH})、ターンオフゲート抵抗 (R_{GL})、ドライバの内部抵抗 R_{GHI} 及び R_{GLI} で分担されます。ジャンクション温度を推定するために、IC 内部の消費電力 (P_{OL}) は、方程式 4 に従って計算できます。

$$P_{OL} = 0.5 \times Q_{GATE} \times f_s \times V_{TOT} \times \left(\frac{R_{GHI}}{R_{GHI} + R_{GH}} + \frac{R_{GLI}}{R_{GLI} + R_{GL}} \right) \quad (4)$$

R_{GH} と R_{GL} は、外部 (R_{GON} 、 R_{GOFF}) とパワー半導体の内部ゲート抵抗 (R_{GINT}) の合計値を示します。

$$R_{GH} = R_{GON} + R_{GINT}$$

$$R_{GL} = R_{GOFF} + R_{GINT}$$

IC 消費電力 (P_{DIS}) の合計は、方程式 2、3、4 の合計で予測されます。

$$P_{DIS} = P_p + P_{SNL} + P_{OL} \quad (5)$$

周囲温度 (T_A) における動作ジャンクション温度 (T_J) は、方程式 6 に従って予測できます。

$$T_J = \theta_{JA} \times P_{DIS} + T_A \quad (6)$$

例

以下に例を示します。

$$f_s = 20 \text{ kHz}, T_A = 85 \text{ }^\circ\text{C}, V_{TOT} = 25 \text{ V}, V_{VCC} = 5 \text{ V}.$$

$Q_{GATE} = 2.5 \mu\text{C}$ (ここに示すゲート電荷の値は、選択した V_{TOT} に対応する必要があります)、 $R_{GINT} = 2.5 \Omega$ 、 $R_{GON} = R_{GOFF} = 1.8 \Omega$ 。

$$P_{DRV} = 2.5 \mu\text{C} \times 20 \text{ kHz} \times 25 \text{ V} = 1.25 \text{ W (方程式 1 による)}.$$

$$P_p = 5 \text{ V} \times 13.5 \text{ mA} = 67 \text{ mW (方程式 2 による - 図15 を参照)}.$$

$$P_{SNL} = 25 \text{ V} \times 7.5 \text{ mA} = 185 \text{ mW (方程式 3 による - 図 16 を参照)}.$$

負荷時の消費電力は次のようになります：

$$P_{OL} = 0.5 \times 2.5 \mu\text{C} \times 20 \text{ kHz} \times 25 \text{ V} \times \left(\frac{1.45 \Omega}{1.45 \Omega + 4.3 \Omega} + \frac{1.2 \Omega}{1.2 \Omega + 4.3 \Omega} \right) \cong 0.3 \text{ W},$$

これは方程式 4 に従っています。

$$R_{GHI} = 1.45 \Omega \text{ (データシートの最大値により)}.$$

$$R_{GLI} = 1.2 \Omega \text{ (データシートの最大値により)}.$$

$$R_{GH} = R_{GL} = 1.8 \Omega + 2.5 \Omega = 4.3 \Omega.$$

$$P_{DIS} = 67 \text{ mW} + 185 \text{ mW} + 300 \text{ mW} = 552 \text{ mW (方程式 5 による)}.$$

$$T_J = 67 \text{ }^\circ\text{C/W} \times 552 \text{ mW} + 85 \text{ }^\circ\text{C} = 122 \text{ }^\circ\text{C (方程式 6 による)}.$$

この設計で予測されるジャンクション温度はおよそ 122 °C で、推奨される最大値よりも低い値になります。ゲート電荷が選択した V_{TOT} に対して調整されず、内部 IC の抵抗値が最大値となるため、この例では最悪の状態が示されていることがわかります。

表 2 では、SCALE-iDriver で最適なパフォーマンスを引き出すために推奨するコンデンサと抵抗の特徴及びレイアウト要件を示します。

VCE 抵抗回路				
ピン	リターン ピン	推奨値	記号	備考
コマンド信号	IC ₁	アプリケーション固有	R ₁	5 V 未満のコマンド信号が使用されている場合は必要15 V の入力ロジックでは、3.3 kΩ の値を推奨します。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
R ₁	GND	アプリケーション固有	R ₂	5 V 未満のコマンド信号が使用されている場合は必要15 V の入力ロジックでは、1.2 kΩ の値を推奨します。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
SO	VCC	4.7 kΩ	R _{SO}	プルアップ抵抗。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
VCC	GND	4.7 μF	C ₁	VCC ブロッキング コンデンサ C ₁ は IC の近くに配置する必要があります。ループが大きくなると、動作中に不安定な VCC 供給電圧が発生することがあります。1206 パッケージでは、C ₁ X7R/25 V/10% を推奨します。
VCC	GND	470 nF	C ₂	VCC ブロッキング コンデンサ C ₂ は IC の近くに配置する必要があります。ループが大きくなると、動作中に不安定な VCC 供給電圧が発生することがあります。0608 パッケージでは、C ₂ X7R/25 V/10% を推奨します。
R ₁	GND	アプリケーション固有	C _F	使用した場合、τ は、 $\tau = (R_1 \times R_2 \times C_F) / (R_1 + R_2)$ になります。0603 パッケージでは、NP0、COG/50 V/5% の使用をお勧めします。
R ₁	IN	アプリケーション固有	IC ₁	コマンド信号入力で不安定な信号レベルが予測される場合は、シュミットトリガを使用して、IN ピンの信号品質を高めることができます。基準として 74LVC1G17-Q100 を使用できます。
VEE	COM	アプリケーション固有	C _{S1x}	C _{S1x} は、パワーデバイスのゲート電荷の合計 (Q _{GATE}) を 1 μC で割り、少なくともそれに 3 μF を掛けた値となります。1206 パッケージでは、X7R/25 V/10% の使用を推奨します。このコンデンサは、IC ピンの近くに配置する必要があります。
VISO	VEE	アプリケーション固有	C _{S2x}	C _{S2x} は、パワーデバイスのゲート電荷の合計 (Q _{GATE}) を 1 μC で割り、少なくともそれに 3 μF を掛けた値となります。1206 パッケージでは、X7R/25 V/10% の使用を推奨します。このコンデンサは、IC ピンの近くに配置する必要があります。
VCE	COM	アプリケーション固有	C _{RES}	短絡応答時間コンデンサ。一般的な用途の値は 33 pF です。値が大きいほど応答時間は遅くなり、値が小さいほど応答時間は速くなります。適切な値を判別するには、ダブルパルス構成で短絡試験を行うことを推奨します。また、0603 パッケージでは、NP0、COG/50 V/5% の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が C _{RES} に対して十分な距離を取るようになしてください。
VGXX	GH	10 nF	C _{GXX}	不正な動作を防ぐため、このピンには何も接続しないでください。このコンデンサはできるだけ IC の近くに配置する必要があります。0603 パッケージでは、X7R/25 V/10% の使用を推奨します。
D _{CL}	VCE	120 kΩ	R _{VCE1}	短絡応答時間抵抗。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が R _{VCE1} に対して十分な距離を取るようになしてください。

パワーデバイス コレクター	R_{VCE1}	10 x 120 k Ω	$R_{VCE2} - R_{VCE10}$	550 V の DC リンク電圧の場合、短絡保護抵抗回路全体の値は 1.2 M Ω になり、0.67 mA の電流を供給します。その他の値を指定することもできますが、抵抗回路を経由する電流が 0.6 ~ 0.8 mA の範囲に収まるようにする必要があります。1206 パッケージでは、1%/0.25 W/200 V の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が $R_{VCE2} - R_{VCE10}$ に対して十分な距離を取るようしてください。
パワーデバイス ゲート	COM	22 k Ω	R_{DIS}	システムパワーオン中のパワーデバイスの誤動作を避けるには、22 k Ω の抵抗を経由してゲートを COM に接続します。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
VISO	パワーデバイス ゲート	ショットキー ダイオード	D_{STO}	短絡時のゲート電圧の安定化とコレクタ電流の制限を確実にを行うには、ゲートをショットキー ダイオード D_{STO} 経由で VISO ピンに接続します。 D_{STO} はコンデンサ C_{S1} とパワー半導体ゲートの近くに接続する必要があります。ループを大きくすると、短絡電流が増大することがあります。Nexperia PMEG4010CEJ の使用を推奨します。
R_{VCE1}	VISO	ダイオード	D_{CL}	二次側電源電圧に接続されたクランプ ダイオード。Nexperia BAS416 の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が D_{CL} に対して十分な距離を取るようしてください。
パワーデバイス ゲート	GH	アプリケーション固有	R_{GON}	ターンオン ゲート抵抗が発熱することがあるため、これらの部品はゲートドライバ IC から離して配置してください。
パワーデバイス ゲート	GL	アプリケーション固有	R_{GOFF}	ターンオフ ゲート抵抗が発熱することがあるため、これらの部品はゲートドライバ IC から離して配置してください。

テーブル 2. PCB レイアウトと部品のガイドライン (図 13 を参照)

VCE ダイオード回路

ピン	リターン ピン	推奨値	記号	備考
コマンド信号	IC ₁	アプリケーション固有	R ₁	5 V 未満のコマンド信号が使用されている場合は必要15 V の入力ロジックでは、3.3 kΩ の値を推奨します。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
R ₁	GND	アプリケーション固有	R ₂	5 V 未満のコマンド信号が使用されている場合は必要15 V の入力ロジックでは、1.2 kΩ の値を推奨します。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
SO	VCC	4.7 kΩ	R _{SO}	プルアップ抵抗。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
VCC	GND	4.7 μF	C ₁	VCC ブロッキング コンデンサ C ₁ は IC の近くに配置する必要があります。ループが大きくなると、動作中に不安定な VCC 供給電圧が発生することがあります。1206 パッケージでは、C ₁ X7R/25 V/10% を推奨します。
VCC	GND	470 nF	C ₂	VCC ブロッキング コンデンサ C ₂ は IC の近くに配置する必要があります。ループが大きくなると、動作中に不安定な VCC 供給電圧が発生することがあります。0608 パッケージでは、C ₂ X7R/25 V/10% を推奨します。
R ₁	GND	アプリケーション固有	C _F	使用した場合、τ は、 $\tau = (R_1 \times R_2 \times C_F) / (R_1 + R_2)$ になります。0603 パッケージでは、NP0、COG/50 V/5% の使用をお勧めします。
R ₁	IN	アプリケーション固有	IC ₁	コマンド信号入力で不安定な信号レベルが予測される場合は、シュミットトリガを使用して、IN ピンの信号品質を高めることができます。基準として 74LVC1G17-Q100 を使用できます。
VEE	COM	アプリケーション固有	C _{S1x}	C _{S1x} は、パワーデバイスのゲート電荷の合計 (Q _{GATE}) を 1 μC で割り、少なくともそれに 3 μF を掛けた値となります。1206 パッケージでは、X7R/25 V/10% の使用を推奨します。このコンデンサは、IC ピンの近くに配置する必要があります。
VISO	VEE	アプリケーション固有	C _{S2x}	C _{S2x} は、パワーデバイスのゲート電荷の合計 (Q _{GATE}) を 1 μC で割り、少なくともそれに 3 μF を掛けた値となります。1206 パッケージでは、X7R/25 V/10% の使用を推奨します。このコンデンサは、IC ピンの近くに配置する必要があります。
VCE	COM	アプリケーション固有	C _{RES}	短絡応答時間コンデンサ。一般的な用途の値は 33 pF です。値が大きいほど応答時間は遅くなり、値が小さいほど応答時間は速くなります。この値は 33 pF ~ 330 pF の範囲内で調整できます。適切な値を判別するには、ダブルパルス構成で短絡試験を行うことを推奨します。また、0603 パッケージでは、NP0、COG/50 V/5% の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が C _{RES} に対して十分な距離を取るようしてください。
VGXX	GH	10 nF	C _{GXX}	不正な動作を防ぐため、このピンには何も接続しないでください。このコンデンサはできるだけ IC の近くに配置する必要があります。0603 パッケージでは、X7R/25 V/10% の使用を推奨します。
D _{VCE2}	VCE	330 Ω	R _{VCE}	0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が R _{VCE} に対して十分な距離を取るようしてください。

VCE	VISO	アプリケーション固有	R_{RES}	この抵抗と C_{RES} の組み合わせによって、短絡応答時間が設定されます。この値は 24 k Ω ~ 62 k Ω の範囲内で調整できます。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が R_{RES} に対して十分な距離を取るようしてください。
パワーデバイス ゲート	COM	22 k Ω	R_{DIS}	システムパワーオン中のパワーデバイスの誤動作を避けるには、22 k Ω の抵抗を経由してゲートを COM に接続します。0603 パッケージでは、1%/0.1 W/50 V の使用を推奨します。
パワーデバイス コレクター	R_{RES}	アプリケーション固有	D_{VCE1}/D_{VCE2}	短絡検出用の高電圧ダイオード沿面距離及び空間距離を考慮する必要があります。STTH212U または互換品を使用できます。寄生効果を防ぐため、接続点やその他の層が D_{VCE1} 及び D_{VCE2} に対して十分な距離を取るようしてください。
VISO	パワーデバイス ゲート	ショットキー ダイオード	D_{STO}	短絡時のゲート電圧の安定化とコレクタ電流の制限を確実にを行うには、ゲートをショットキー ダイオード D_{STO} 経由で VISO ピンに接続します。 D_{STO} はコンデンサ C_{S1} とパワー半導体ゲートの近くに接続する必要があります。ループを大きくすると、短絡電流が増大することがあります。Nexperia PMEG4010CEJ の使用を推奨します。
R_{VCE1}	VISO	ダイオード	D_{CL}	二次側電源電圧に接続されたクランプ ダイオード。Nexperia BAS416 の使用を推奨します。寄生効果を防ぐため、接続点やその他の層が D_{CL} に対して十分な距離を取るようしてください。
パワーデバイス ゲート	GH	アプリケーション固有	R_{GON}	ターンオン ゲート抵抗が発熱することがあるため、これらの部品はゲートドライバ IC から離して配置してください。
パワーデバイス ゲート	GL	アプリケーション固有	R_{GOFF}	ターンオフ ゲート抵抗が発熱することがあるため、これらの部品はゲートドライバ IC から離して配置してください。

テーブル 3. PCB レイアウトと部品のガイドライン (図 12 を参照)

パラメータ	記号	条件	最小	最大	単位
絶対最大定格¹					
一次側供給電圧 ²	V_{VCC}	VCC — GND	-0.5	6.5	V
二次側供給電圧の合計	V_{TOT}	VISO — COM	-0.5	30	V
二次側のプラス供給電圧	V_{VISO}	VISO — VEE	-0.5	17.5	V
二次側のマイナス供給電圧	V_{VEE}	VEE — COM	-0.5	15	V
ロジック入力電圧 (コマンド信号)	V_{IN}	IN — GND	-0.5	$V_{VCC} + 0.5$	V
ロジック出力電圧 (異常信号)	V_{SO}	SO — GND	-0.5	$V_{VCC} + 0.5$	V
ロジック出力電流 (異常信号)	I_{SO}	ピンへのプラス電流		10	mA
VCE ピン電圧	V_{VCE}	VCE — COM	-0.5	$V_{TOT} + 0.5$	V
スイッチング周波数	f_s			75	kHz
保存温度	T_s		-65	150	°C
動作ジャンクション温度	T_j		-40	150 ³	°C
動作周囲温度	T_A		-40	125	°C
動作ケース温度	T_C		-40	125	°C
入力消費電力 ⁴	P_p	$V_{VCC} = 5\text{ V}, V_{TOT} = 28\text{ V},$ $T_A = 25\text{ °C}$ $f_s = 75\text{ kHz}$		115	mW
出力消費電力 ⁴	P_s			1675	
合計 IC 消費電力 ⁴	P_{DJS}			1790	

注:

- 絶対最大定格を超えた場合、デバイスに回復不能な損傷を与えることがあります。
- VCC ピンで直接測定されるピーク電圧として定義されます。
- コマンド信号の伝送が、推奨値よりも高いジャンクション温度で PCB レイアウトの寄生インダクタンスによる影響を受ける場合があります。
- 入力消費電力は方程式 2 を参照します。出力消費電力は、容量負荷のない二次側の IC 消費電力 (P_{SNL} 、方程式 3)、及び負荷時の消費電力 (P_{OL} 、方程式 4) です。合計 IC 消費電力は、 P_p 及び P_s の合計値です。

熱抵抗

熱抵抗: eSOP-R16B パッケージ:

(θ_{JA})	67 °C/W ¹
(θ_{JC})	34 °C/W ²

注:

- 2 オンス (610 g/m²) の銅箔部にはんだ付け。
- ケース温度は、パッケージ上部のプラスチック製表面で測定します。

パラメータ	記号	条件 $T_j = -40\text{ °C}$ から $+125\text{ °C}$ 注 1 を参照 (特に指定がない場合)	最小	標準	最大	単位
推奨する動作条件						
一次側供給電圧	V_{VCC}	VCC – GND	4.75		5.25	V
二次側供給電圧の合計	V_{TOT}	VISO – COM	22		28	V
低ロジック入力の電圧	V_{IL}				0.5	V
高ロジック入力の電圧	V_{IH}		3.3			V
スイッチング周波数	f_s		0		75	kHz
動作 IC ジャンクション温度	T_j		-40		125	°C
電気的特性						
低ロジック入力のスレッシュ ホールド電圧	V_{IN+LT}	$f_s = 0\text{ Hz}$	0.6	1.25	1.8	V
高ロジック入力のスレッシュ ホールド電圧	V_{IN+HT}	$f_s = 0\text{ Hz}$	1.7	2.2	3.05	V
ロジック入力の電圧ヒステリシス	V_{IN+HS}	$f_s = 0\text{ Hz}$	0.1			V
入力バイアス電流	I_{IN}	$V_{IN} = 5\text{ V}$	56	113	165	μA
		$V_{IN} > 3\text{ V}$ 注 12 を参照		106		
供給電流 (一次側)	I_{VCC}	$V_{IN} = 0\text{ V}$	4	11	17	mA
		$V_{IN} = 5\text{ V}$		16	23	
		$f_s = 20\text{ kHz}$		14.5	20	
		$f_s = 75\text{ kHz}$		16.3	23	
供給電流 (二次側)	I_{VISO}	$V_{IN} = 0\text{ V}$		6	8	mA
		$V_{IN} = 5\text{ V}$		7	9	
		$f_s = 20\text{ kHz}$		7.4	10	
		$f_s = 75\text{ kHz}$		10.3	14	
電源監視スレッシュ ホールド (一次側)	$UVLO_{VCC}$	異常を解除		4.28	4.65	V
		異常を設定	3.85	4.12		
		ヒステリシス、注 3、注 4 を参照	0.02			
電源監視スレッシュホールド (二次側、プラス側 V_{VISO})	$UVLO_{VISO}$	異常を解除		12.85	13.5	V
		異常を設定、注 3	11.7	12.35		
		ヒステリシス	0.3			
電源監視ブランキング時間、 V_{VISO}	$UVLO_{VISO(BL)}$	電圧降下 13.5 V から 11.5 V 注 12 を参照	0.5			μs
電源監視スレッシュホールド (二次側、マイナス側 V_{VEE})	$UVLO_{VEE}$	異常を解除、 $V_{TOT} = 20\text{ V}$		5.15	5.5	V
		異常を設定、 $V_{TOT} = 20\text{ V}$	4.67	4.93		
		ヒステリシス	0.1			

パラメータ	記号	条件 $T_J = -40\text{ °C}$ から $+125\text{ °C}$ 注 1 を参照 (特に指定がない場合)	最小	標準	最大	単位
電気的特性 (続き)						
電源監視ブランキング時間、 V_{VEE}	$UVLO_{VEE(BL)}$	電圧降下 5.5 V から 4.5 V 注 12 を参照	0.5			μs
二次側プラスの供給 電圧レギュレーション	$V_{VISO(HS)}$	$21\text{ V} \leq V_{TOT} \leq 30\text{ V}$ 、 $ i(V_{VEE}) \leq 1.5\text{ mA}$	14.4	15.07	15.75	V
VEE ソース容量	$I_{VEE(SO)}$	$V_{TOT} = 15\text{ V}$ 、 V_{VEE} を 0 V に設定	0.1			mA
		$V_{TOT} = 25\text{ V}$ 、 V_{VEE} を 7.5 V に設定 注 13 を参照	1.85	3.3	4.5	
VEE シンク容量	$I_{VEE(SI)}$	$V_{TOT} = 25\text{ V}$ 、 V_{VEE} を 12.5 V に設定 注 13 を参照	1.74	3.1	4.5	mA
DESAT 検出レベル	V_{DES}	V_{CE-VEE} 、 $V_{IN} = 5\text{ V}$	7.2	7.8	8.3	V
DESAT シンク電流	I_{DES}	$V_{VCE} = 10\text{ V}$ 、 $V_{IN} = 0\text{ V}$	15	28	50	mA
DESAT バイアス電流	$I_{DES(BS)}$	$V_{VCE} - V_{VEE} = 4.5\text{ V}$ 、 $V_{IN} = 5\text{ V}$	-0.5		3	μA
VCE ピン容量	C_{VCE}	VCE ピンと COM ピンの間、注 12 を参照		12.5		pF
ターンオンの伝搬遅延	$t_{P(LH)}$	$T_J = 25\text{ °C}$ 、注 5 を参照	180	253	340	ns
		$T_J = 125\text{ °C}$ 、注 5 を参照	210	278	364	
ターンオフの伝搬遅延	$t_{P(HL)}$	$T_J = 25\text{ °C}$ 、注 6 を参照	200	262	330	ns
		$T_J = 125\text{ °C}$ 、注 6 を参照	211	287	359	
ターンオンとターンオフの最 小パルス	$t_{GE(MIN)}$	注 12 を参照			650	ns
出力立ち上がり時間	t_R	C_G なし、注 7 を参照		22	45	ns
		$C_G = 10\text{ nF}$ 、 注 7 を参照	55	90	150	
		$C_G = 47\text{ nF}$ 、 注 7 を参照	300	465	650	
出力立ち下がり時間	t_F	C_G なし、注 8 を参照		18	45	ns
		$C_G = 10\text{ nF}$ 注 8 を参照	40	81	150	
		$C_G = 47\text{ nF}$ 注 8 を参照	300	460	650	

パラメータ	記号	条件 $T_j = -40\text{ °C}$ から $+125\text{ °C}$ 注 1 を参照 (特に指定がない場合)	最小	標準	最大	単位
電気的特性 (続き)						
ASSD 変化率	t_{FSSD1}	VGE の変化 14.5 V から 14 V、注 12 を参照		60		ns
	t_{FSSD2}	VGE の変化 14.5 V から 2.5 V、注 12 を参照	950	1828	2800	
伝搬遅延のジッター		注 12 を参照		± 5		ns
異常信号の遅延時間	t_{FAULT}	注 10 を参照		190	750	ns
SO 異常信号の伝達時間	t_{SO}		6.8	10	13.4	μs
電源オンの起動時間	t_{START}	注 11 を参照			10	ms
ゲートソースのピーク電流 GH ピン	I_{GH}	$V_{\text{GH}} \geq V_{\text{TOT}} - 8.8\text{ V}$ $C_{\text{G}} = 470\text{ nF}$ 注 13 を参照	3.6	4.6	5.5	A
		$R_{\text{G}} = 0, C_{\text{G}} = 47\text{ nF}$ 注 2、12、13 を参照		7.3		
ゲート シンクのピーク電流の GL ピン	I_{GL}	$V_{\text{GL}} \leq 7.5\text{ V}$ $C_{\text{G}} = 470\text{ nF}$ V_{GL} は COM が基準	4	4.8	5.5	A
		$R_{\text{G}} = 0, C_{\text{G}} = 47\text{ nF}$ 注 2、12 を参照		7.8		
内部ターンオンゲート抵抗	R_{GHI}	$I(\text{GH}) = -250\text{ mA}$ $V_{\text{IN}} = 5\text{ V}$		0.76	1.2	Ω
内部ターンオフゲート抵抗	R_{GLI}	$I(\text{GL}) = 250\text{ mA}$ $V_{\text{IN}} = 0\text{ V}$		0.68	1.1	Ω
ターンオン ゲートの 出力電圧	$V_{\text{GH(ON)}}$	$I(\text{GH}) = 20\text{ mA}$ $V_{\text{IN}} = 5\text{ V}$ 、注 13 を参照	$V_{\text{TOT}} - 0.04$			V
ターンオフ ゲートの出力 電圧 (COM ピンを参照)	$V_{\text{GL(OFF)}}$	$I(\text{GL}) = -20\text{ mA}$ $V_{\text{IN}} = 0\text{ V}$			0.04	V
SO 出力電圧	$V_{\text{SO(FAULT)}}$	異常条件、 $I_{\text{SO}} = 3.4\text{ mA}$ 、 $V_{\text{VCC}} \geq 3.9\text{ V}$		210	450	mV

パラメータ	記号	条件 $T_J = -40\text{ °C}$ から $+125\text{ °C}$ 注 1 を参照 (特に指定がない場合)	最小	標準	最大	単位
パッケージの特性 (注 12、注 14 を参照)						
絶縁距離	DTI	最小内部ギャップ (内部空間距離)	0.4			mm
最小ギャップ (空間距離)	L1 (IO1)	端子から端子までの空中最短距離	9.5			mm
最小外部トラッキング (沿面距離)	L2 (IO2)	パッケージの表面における端子から端子までの最短距離	9.5			mm
耐トラッキング性 (相対トラッキング指数)	CTI	DIN EN 60112 (VDE 0303-11): 2010-05 EN / IEC 60112:2003 + A1:2009	600			
絶縁抵抗、入力出力間 注 16 を参照	R_{IO}	$V_{IO} = 500\text{ V}$, $T_J = 25\text{ °C}$	10^{12}			Ω
		$V_{IO} = 500\text{ V}$, $100\text{ °C} \leq T_J \leq T_{C(MAX)}$	10^{11}			
絶縁容量、入力出力間 注 16 を参照	C_{IO}			1		pF
パッケージの絶縁特性						
最大動作絶縁電圧	V_{IOWM}				531	V_{RMS}
最大繰り返しピーク絶縁電圧	V_{IORM}				750	V_{PEAK}
入出力間テスト電圧	V_{PD}	方法 A、環境テストのサブグループ 1 の後、 $V_{PR} = 1.6 \times V_{IORM}$, $t = 10\text{ s}$ (認証) 部分放電 < 5 pC			1200	V_{PEAK}
		方法 A、入力/出力セーフティテストのサブグループ 2/3 の後、 $V_{PR} = 1.2 \times V_{IORM}$, $t = 10\text{ s}$, (認証) 部分放電 < 5 pC			900	
		方法 B1、生産ラインでの 100% 試験、 $V_{PR} = 1.875 \times V_{IORM}$, $t = 1\text{ s}$ 部分放電 < 5 pC			1407	
最大過渡絶縁電圧	V_{IOTM}	$V_{TEST} = V_{IOTM}$, $t = 60\text{ s}$ (認証)、 $t = 1\text{ s}$ (生産ラインでの 100% 試験)			6000	V_{PEAK}
最大サージ絶縁電圧	V_{IOSM}	IEC 60065 ごとのテスト方法、1.2/50 μs 波形、 $V_{TEST} = 1.6 \times V_{IOSM} = 12800\text{ V}$ (認証)			6000	V_{PEAK}
絶縁抵抗	R_S	$V_{IO} = 500\text{ V}$ (T_S において)			$>10^9$	Ω
最大ケース温度	T_S				150	$^{\circ}\text{C}$
推奨する消費電力の合計	P_S	$T_A = 25\text{ °C}$			1.79	W
汚染度				2		
気候区分				40/125/21		
絶縁耐圧電圧	V_{ISO}	$V_{TEST} = V_{ISO}$, $t = 60\text{ s}$ (認証)、 $V_{TEST} = 1.2 \times V_{ISO} = 6000\text{ V}_{RMS}$, $t = 1\text{ s}$ (生産ラインでの 100% 試験)			5000	V_{RMS}




図 14. ケース温度を考慮した温度ディレーティング曲線 (DIN V VDE V 0884-10)

T_J 及び/または T_C が 125 °C に達するまでデバイスの連続動作が可能です。温度ディレーティング曲線を下回っても、これらの値を超える場合、熱ストレスが、製品の動作に回復不能な損傷を与えることがあります。温度ディレーティング曲線を超えて動作させると、製品の信頼性に影響を与えることがあります。

注:

- $V_{VCC} = 5\text{ V}$ 、 $V_{TOT} = 25\text{ V}$ 、GH ピン と GL ピンは共に短絡されます。 $R_G = 4\ \Omega$ 、 C_G なし。 V_{CC} ピンは $2\text{ k}\Omega$ の抵抗を経由して SO ピンに接続されています。VGXX ピンは、 10 nF コンデンサを経由して GH ピンに接続されています。標準的な値は、 $T_A = 25\text{ }^\circ\text{C}$ 、 $f_s = 20\text{ kHz}$ 、デューティ サイクル = 50% で規定されています。ピンにはプラス電流が流れることが想定されています。
- パルス幅 $\leq 10\ \mu\text{s}$ 、デューティ サイクル $\leq 1\%$ です。最大値は ASIC によって安全レベルに対して制御されています。アプリケーションにより電流を制限する必要はありません。内部ピーク電力は、 $R_G \geq 0$ 及びパワー半導体モジュールの入力ゲート容量 $C_{IES} \leq 47\text{ nF}$ に対して安全に制御されています。
- 非常に遅い V_{VCC} の起動と停止はそれぞれ V_{TOT} 、 V_{VCC} 、 V_{VEE} に関連し、何回かの SO 異常パルスが作られることがあります。
- GND に接続する SO ピンは、 V_{VCC} が下回っている限り、最小値になります。一次側から二次側に信号が転送されることはありません。
- V_{IN} は 10 ns で 0 V から 5 V に変化します。IN ピンでの 50% の電圧上昇から GH ピンでの 10% の電圧上昇までに遅延が観測されます。
- V_{IN} は 10 ns で 5 V から 0 V に変化します。IN ピンでの 50% の電圧下降から GL ピンでの 10% の電圧下降までに遅延が観測されます。
- V_{GE} の 10% から 90% までの測定 (C_G は半導体ゲート コンデンサをシミュレートします)。 V_{GE} は C_G で測定されています。
- V_{GE} の 90% から 10% までの測定 (C_G は半導体ゲート コンデンサをシミュレートします)。 V_{GE} は C_G で測定されています。
- ASSD 機能により、制御された半導体の G-E 電圧を指定時間内で制限します。条件: $C_G = 10\text{ nF}$ 、 $V_{TOT} = V_{VISO} = 15\text{ V}$ 、 $V_{VEE} = 0\text{ V}$ (VEE は COM にショート)。
- 異常発生 (UVLO または DESAT) を二次側から SO ピンに転送するには遅れが発生します。
- 一次側と二次側の供給電圧 (V_{VCC} 及び V_{TOT}) は、ドライバが適切に動作するのに最小限必要なレベルに達するまで遅れが発生します。その際に一次側から二次側へ信号が転送されることなく、二次側から一次側へ異常状態が転送されることもありません。
- 標準値を参照して設計してください。
- プラス電流はピンから流出します。
- 安全距離はアプリケーションに依存し、沿面距離と空間距離の要件はアプリケーションに固有の機器絶縁規格に従う必要があります。基板設計では、IC のはんだ付けパッドの必要な安全距離を確実に維持する必要があります。
- IEC 61000-4-8 ($f_s = 50\text{ Hz}$ 及び 60 Hz)、及び IEC 61000-4-9 に従って測定しています。
- 片方のバリアをすべて短絡し、2 端子のデバイスを作成します。

標準パフォーマンス特性




図 15. 一次側の供給電流 I_{VCC} 対 周囲温度
条件: $V_{VCC} = 5\text{ V}$, $V_{TOT} = 25\text{ V}$, 負荷なし。




図 16. 一次側の供給電流 I_{VISO} 対 周囲温度
条件: $V_{VCC} = 5\text{ V}$, $V_{TOT} = 25\text{ V}$, 負荷なし。




図 17. VEE ソース容量 $I_{VEE(SO)}$ 対 周囲温度及び V_{VISO}
条件: $V_{VCC} = 5\text{ V}$, $f_S = 20\text{ kHz}$, デューティ サイクル = 50%。





図 18. VEE シンク容量 $I_{VEE(SI)}$ 対 周囲温度及び V_{VISO}
条件: $V_{VCC} = 5\text{ V}$, $f_S = 20\text{ kHz}$, デューティ サイクル = 50%。

eSOP-R16B



MSL テーブル

部品番号	MSL 定格
SID1181KQ	3

ESD 及びラッチアップ テーブル

テスト	条件	結果
125 °C でラッチアップ	AEC-Q100-002	すべてのピンで ± 100 mA 以上、または $1.5 \times V_{MAX}$ 以上
人体モデル ESD	AEC-Q100-002	すべてのピンで ± 2000 V 以上
帯電デバイスモデル ESD	AEC-Q100-011	$> \pm 500$ V (すべてのピン)

IEC 60664-1 定格テーブル

パラメータ	条件	仕様
基礎絶縁グループ	材料グループ	I
設置 クラス分類	定格主電圧 ≤ 150 V _{RMS}	I - IV
	定格主電圧 ≤ 300 V _{RMS}	I - IV
	定格主電圧 ≤ 600 V _{RMS}	I - IV


電気的特性 (EMI) テーブル

パラメータ	記号	条件	最小	標準	最大	単位
コモンモード過渡耐性、高ロジック	CM _H	図 33、図 34 に従って一般的な値を測定します。最大値は台形の波形を仮定する設計値です。		-35 / 50	-100 / 100	kV/ μ s
コモンモード過渡耐性、低ロジック	CM _L	図 33、図 34 に従って一般的な値を測定します。最大値は台形の波形を仮定する設計値です。		-35 / 50	-100 / 100	kV/ μ s
可変磁場耐性	H _{HPEAK}	注 15 を参照		1000		A/m
	H _{LPEAK}	注 15 を参照		1000		

規制情報テーブル

VDE	UL	CSA
DIN V VDE V 0884-10 (VDE V 0884-10) の規格認証: 2006 ~ 12 年に出願。	UR は UL1577 コンポーネント認定プログラムに基づく UL 認定を受けています。	UR は CSA コンポーネント認証 Notice 5A の認定を受けています。
最大繰り返し絶縁電圧を $6\text{ kV}_{\text{PEAK}}$ に、最大サージ絶縁電圧を $6\text{ kV}_{\text{PEAK}}$ に、ピーク絶縁電圧を $750\text{ V}_{\text{PEAK}}$ に強化しました。	シングル保護、 $5000\text{ V}_{\text{RMS}}$ 絶縁耐圧	シングル保護、 $5000\text{ V}_{\text{RMS}}$ 絶縁耐圧
ファイル番号申請中	ファイル E358471	ファイル E358471

品番コード体系表



改訂	注	日付
A	コード A のリリース。	08/19

最新の情報については、弊社ウェブサイト www.power.com をご覧ください。

Power Integrations は、信頼性や生産性を向上するために、いつでも製品を変更する権利を保有します。Power Integrations は、ここに記載した機器または回路を使用したことから生じる事柄について責任を一切負いません。Power Integrations は、ここでは何らの保証もせず、商品性、特定目的に対する適合性、及び第三者の権利の非侵害の黙示保証なども含めて、すべての保証を明確に否認します。

特許情報

ここで例示した製品及びアプリケーション (製品の外付けトランス構造と回路も含む) は、米国及び他国の特許の対象である場合があります。また、Power Integrations に譲渡された米国及び他国の出願中特許の対象である可能性があります。Power Integrations が保有する特許の全リストは、www.power.com に掲載されています。Power Integrations は、www.power.com/ip.htm に定めるところに従って、特定の特許権に基づくライセンスを顧客に許諾します。

生命維持に関する方針

Power Integrations の社長の書面による明示的な承認なく、Power Integrations の製品を生命維持装置またはシステムの重要な構成要素として使用することは認められていません。ここで使用した用語は次の意味を持つものとします。

「生命維持装置またはシステム」とは、(i) 外科手術による肉体への埋め込みを目的としているか、または (ii) 生命活動を支援または維持するものであり、かつ (iii) 指示に従って適切に使用した時に動作しないと、利用者に深刻な障害または死をもたらすと合理的に予想されるものです。

「重要な構成要素」とは、生命維持装置またはシステムの構成要素のうち、動作しないと生命維持装置またはシステムの故障を引き起こすか、あるいは安全性または効果に影響を及ぼすと合理的に予想される構成要素です。

Power Integrations、Power Integrations ロゴ、CAPZero、ChiPhy、CHY、DPA-Switch、EcoSmart、E-Shield、eSIP、eSOP、HiperPLC、HiperPFS、HiperTFS、InnoSwitch、Innovation in Power Conversion、InSOP、LinkSwitch、LinkZero、LYTSwitch、SENZero、TinySwitch、TOPSwitch、PI、PI Expert、SCALE、SCALE-1、SCALE-2、SCALE-3、及び SCALE-iDriver は Power Integrations, Inc. の商標です。その他の商標は、各社の所有物です。©2019, Power Integrations, Inc.

Power Integrations の世界各国の販売サポート担当

世界本社 5245 Hellyer Avenue San Jose, CA 95138, USA 代表: +1-408-414-9200 カスタマー サービス: 上記以外の国: +1-65-635-64480 南北アメリカ: +1-408-414-9621 電子メール: usasales@power.com	ドイツ (AC-DC/LED 販売) Einsteinring 24 85609 Dornach/Aschheim Germany 電話: +49-89-5527-39100 電子メール: eurosales@power.com	イタリア Via Milanese 20, 3rd.Fl. 20099 Sesto San Giovanni (MI) Italy 電話: +39-024-550-8701 電子メール: eurosales@power.com	シンガポール 51 Newton Road #19-01/05 Goldhill Plaza Singapore, 308900 電話: +65-6358-2160 電子メール: singapore@power.com
中国 (上海) Rm 2410, Charity Plaza, No. 88 North Caoxi Road Shanghai, PRC 200030 電話: +86-21-6354-6323 電子メール: chinasales@power.com	ドイツ (ゲートドライバ販売) HellwegForum 1 59469 Ense Germany 電話: +49-2938-64-39990 電子メール: igbt-driver.sales@power.com	日本 〒222-0033 神奈川県横浜 港北区新横浜 1-7-9 友泉新横浜一丁目ビル 電話: +81-45-471-1021 電子メール: japansales@power.com	台湾 5F, No. 318, Nei Hu Rd., Sec.1 Nei Hu Dist. Taipei 11493, Taiwan R.O.C. 電話: +886-2-2659-4570 電子メール: taiwansales@power.com
中国 (深圳) 17/F, Hivac Building, No. 2, Keji Nan 8th Road, Nanshan District, Shenzhen, China, 518057 電話: +86-755-8672-8689 電子メール: chinasales@power.com	インド #1, 14th Main Road Vasanthanagar Bangalore-560052 India 電話: +91-80-4113-8020 電子メール: indiasales@power.com	韓国 RM 602, 6FL Korea City Air Terminal B/D, 159-6 Samsung-Dong, Kangnam-Gu, Seoul, 135-728, Korea 電話: +82-2-2016-6610 電子メール: koreasales@power.com	英国 Building 5, Suite 21 The Westbrook Centre Milton Road Cambridge CB4 1YG 電話: +44 (0) 7823-557484 電子メール: eurosales@power.com